智原28Gbps多重协议可编程SerDes PHY IP是联电28纳米工艺唯一的28Gbps SerDes方案，为系统层级设计提供卓越的功耗、效能、与面积表现。这个SerDes PHY可优化系统单芯片（SoC）设计，实现100G以太网络、PCIe 4.0、5G和多数光纤网络的基础设施应用。

这项全双工的高效能SerDes解决方案具有可扩展的物理连接层PMA，支持覆铜和背板通道上高达28Gbps的数据传输速率，在多种互连协议中总插入损耗超过30dB；这样高标准的设计能与标准实体编码子层PCS和控制器兼容，以满足网络通讯的企业级性能需求。

特色

• 支持OIF-CEI-28G VSR/SR与OIF-CEI-25G LR协议规格
• 支持第一至第四代PCIe，符合支持PCS soft-macro的PIPE 4.4.1规格
• 支持25Gb至100Gb以太网络：25G/50G/100G-KR4&CR4
• 支持JESD204B/C规格的高速ADC/DAC及FPGA接口
• 支持xPON应用：Sym/Asym GPON、Sym/Asym 10GPON、Sym EPON、Sym 10GEPON
• 针对多重协议优化的PMA硬核，具有PVT补偿
• 具有多重接口，支持第三方PCS/MAC直接连接到PMA
• 提供适用于PCIe 4.0应用的软PCS IP
• PMA数据宽度适用于16/20/32/40位
• x1、x2、x4的全双工信道配置
• 具有可编程振幅的超低功耗4 TAP FIR电压模式驱动器
• 接收器内建交流耦合电容器、自适应CTLE / VGA均衡器和14 TAP DFE
• 多重内部/外部回路（TX到RX、RX到TX、含有RX频率的S2P之后的RX回路）
• 提供片上眼扫描监测器进行测试
• 内建省电状态
• 内建PRBS和可编程模式产生器和检查器
• FOM用于连结训练
• 提供自动校准和BIST引擎，用于性能调整和自诊断
• 支持高达600 ppm的偏差和高达5000ppm的SSC