智原推出DDR/LPDDR通用實體層IP解決方案 適用於聯電22ULP與14FFC製程
台灣新竹, 2025年7月22日
ASIC設計服務暨IP研發領導廠商智原科技（Faraday Technology Corporation）今日宣布推出可支援第三至第五代DDR/LPDDR的通用實體層IP，適用於聯電（UMC）22ULP與14FFC FinFET製程。智原持續致力於提供優化的自有IP解決方案，協助ASIC客戶提升開發效率與產品成本競爭力與降低風險。
智原的DDR/LPDDR實體層IP解決方案，已廣泛應用於多項 SoC設計案中，經過矽驗證及單晶片系統整合驗證，其高度穩定性與相容性完全符合JEDEC規範，可確保與記憶體晶片間資傳輸效能，並優化功耗表現。22ULP PHY支援低至0.8V的操作電壓，特別適用於行動裝置、5G與物聯網等功耗敏感的應用；而 14nm PHY支援DDR5/LPDDR5，提供高達6400Mbps的傳輸速率，並內建參數調整機制、阻抗匹配校正與DFE等功能，確保訊號傳輸的品質與穩定性。
智原科技營運長林世欽表示：「隨著SoC設計日益複雜，市場對高效能與低功耗的記憶體解決方案需求不斷提升。智原提供涵蓋控制電路、實體層及子系統整合服務的完整DDR/LPDDR IP解決方案，協助客戶加速設計時程、降低開發風險，並以高品質且可靠的記憶體子系統，滿足先進應用的設計需求。」
關於智原科技
智原科技（ Faraday Technology Corporation, TWSE: 3035 ）以提供造福人類、支持永續發展的晶片為使命，持續發展完整的ASIC解決方案，包含3D先進封裝、Neoverse CSS設計、FPGA-Go-ASIC與晶片實體設計服務。同時，智原擁有豐富的矽智財資料庫，涵蓋I/O、Cell Library 、 Memory Compiler 、 ARM -compliant CPUs 、 LPDDR4/4X、DDR4/3、MIPI D-PHY、V-by-One、USB 3.1/2.0、10/100/Giga Ethernet、SATA3/2、PCIe Gen4/3、可程式設計高速SerDes，及 PCIe Gen4/3 等數百個週邊訊號 IP。更多資訊，請瀏覽智原科技網站www.faraday-tech.com或LinkedIn專頁。
Copyright © Faraday Technology Corporation. All rights reserved.