智原28Gbps多重協定可編程SerDes PHY IP是聯電28奈米製程唯一的28Gbps SerDes解決方案，為系統層級設計提供卓越的功耗、效能、與面積表現。這個SerDes PHY可優化系統單晶片（SoC）設計，實現100G乙太網路、PCIe 4.0、5G和多數光纖網路的基礎設施應用。

這項全雙工的高效能SerDes解決方案具有可擴展的實體連接層PMA，支援覆銅和背板通道上高達28Gbps的數據傳輸速率，在多種互連協定中總插入損耗超過30dB；這樣高標準的設計能與標準實體編碼子層PCS和控制器相容，以滿足網路通訊的企業級性能需求。

特色

• 支援OIF-CEI-28G VSR/SR與OIF-CEI-25G LR協定規格
• 支援第一至第四代PCIe，符合支援PCS soft-macro的PIPE 4.4.1規格
• 支援25Gb至100Gb乙太網路：25G/50G/100G-KR4&CR4
• 支援JESD204B/C規格的高速ADC/DAC及FPGA介面
• 支援xPON應用：Sym/Asym GPON、Sym/Asym 10GPON、Sym EPON、Sym 10GEPON
• 針對多重協定優化的PMA硬核，具有PVT補償
• 具有多重介面，支援第三方PCS/MAC直接連接到PMA
• 提供適用於PCIe 4.0應用的軟PCS IP
• PMA數據寬度適用於16/20/32/40位元
• x1、x2、x4的全雙工通道配置
• 具有可編程振幅的超低功耗4 TAP FIR電壓模式驅動器
• 接收器內建交流耦合電容器、自適應CTLE / VGA均衡器和14 TAP DFE
• 多重內部/外部迴路（TX到RX、RX到TX、含有RX時脈的S2P之後的RX迴路）
• 內建晶片內部眼圖掃描以方便系統測試
• 內建省電狀態
• 內建PRBS和可編程模式產生器和檢查器
• FOM用於連結訓練
• 提供自動校準和BIST引擎，用於性能調整和自診斷
• 支援高達600 ppm的偏差和高達5000ppm的SSC